Intel平台雷电系统都有哪些部分组成？TBT控制器、Retimer都是什么？又是怎么连接的？
继Connect Standby之后，雷电和USB4系统变得越来越庞杂，很有希望“荣得”笔电最复杂子系统的“桂冠”。在给最终用户带来极大便利的同时，让负责enable它的硬件、软件和固件工程师分外头疼。各种PD、Retimer、PHY名词，叫着xxx Bridge亦或JHLxxxx的芯片的对应关系，以及它们是怎么组织起来的，让很多初入此门的工程师困惑不已。同时也困扰着想了解雷电系统的组成，从而深入了解笔电系统，并评判其好坏的电脑爱好者。
说起来也许你不相信，在最新的12代Intel酷睿（Alderlake，ADL）平台上，全功能雷电子系统，光是各种微控制器和它们的固件就有十几个！有的器件集成到了CPU中，固件整合到了BIOS中（IFWI中）；有的器件在主板上，是单独的芯片，但固件也和BIOS集成在一起；而有一些器件则器件和固件都在主板上，但可以由BIOS负责升级。集成到CPU的器件自不必说，各个外围器件都有着自己的代码（xxx Bridge）和正式编号（JHLxxxx），它们的拓扑连接关系更是有个演变过程。为了让固件和硬件开放人员对各个器件的功能和连接关系有个清晰认知，本文将从Intel平台Thunderbolt3（TBT3）时代开始介绍各个器件和连接关系，从而让各位读者有个整体认知。也许这样对各位了解雷电系统的工作原理更有所助益。
雷电子系统拓扑结构的演进
Intel引入雷电系统已经有很长时间了。早在2008年开始研发，最初代号“Light Peak”，并最早出现在苹果产品中。它本质上是一种管道技术，在高速管道（Tunnel）中可以传输各种协议，现在常见的就是DP通道、PCIe通道，和USB通道了：
在Intel WhiskeyLake（Gen8）平台的时候，笔电或者台式机要支持TBT3，需要在主板上集成代号叫做Titan Ridge的JHL7440【1】主控芯片 。它和CPU、PCH的推荐连接关系如下：
来源：WikiChip
可以看到一个Titan Ridge支持两个TBT3 port，PCIe和USB连接到PCH，DP部分则从CPU集显DP口引出。这时候重点解决的是能不能用的问题，Titan Ridge提供了TBT3的所有功能，是当时雷电平台的主流方案。但这个方案不少问题：独立的TBT3消耗了不少宝贵的电能；独立的JHL7440芯片较贵（现在还11$左右），需要额外布线，这些都增加了BOM成本；独立的JHL7440往往在主板一边，因为信号衰减问题，主板另外一边往往不能提供TBT支持。
Intel在Icelake（Gen10）中，将TBT控制器集成进入了CPU中，并为了解决信号衰减问题，强制要求所有支持TBT的主板，必须集成Retimer，从此Retimer这个在PCIe 4.0和PCIe 5.0中常见的概念引入，和PD快充一起变成了TBT的标准组成部分：
来源：WikiChip
注意这个Type-CIO包含DP、PCIe和USB3.1的各个协议。
那么Retimer是什么呢？我们在PCIe 4.0之后经常看到它，因为频率地增加，信号衰减很快，在传输不远后，眼图很快会闭合。为了增加传输距离，必须对信号进行加强。Retimer实际上是一种信号增强器芯片，它和Re-driver类似，但又有所提高。我们可以把它理解为一种信号中继器。关于PCIe的Retimer，我们在介绍PCIe 6.0的时候再详细讨论。
Intel TBT的Retimer也是一种信号增强器芯片，它增强了TBT的Rx和Tx，让它们在主板上能够传输更长的距离。Intel提供两种Retimer，分别叫做：Burnside Bridge，型号是JHL8040R 【2】和JHL8010R 【3】，价格2美金多，主要用于设备端；Delta Bridge，主要用于线缆中。
Intel推荐CPU到Retimer的走线长度不超过9英寸，而Retimer到Type C端口的长度不超过1.5英寸。如果不够，可以采用Retimer级联的形式，像这样：
尽管Burnside Bridge Retimer只要2美金多，但中低端笔电厂商秉承苍蝇也是肉的一贯理念，也进行了阉割。在很多4000块左右的笔电中只提供USB4而不提供TBT，从而节省了Retimer和额外布线的成本，但走线长度受到一定制约。另外需要指出的是Retimer除了Intel的两款，还有几家第三方Retimer的，但这些验证工作Intel并不保证，需要厂家自己调试。
Intel在Tigerlake（Gen11）和Alderlake（Gen12）中将CPU内置的TBT控制器升级成TBT4。为了进一步扩大市场份额，在2020年推出两款独立TBT4控制器芯片：Goshen Ridge/JHL8440（11.35$）【4】 和Maple Ridge/JHL8540 【5】：
来源：Intel
TBT4独立芯片的推出，让AMD阵营也可以用上TBT4技术，某些搭载AMD的笔电已经采用该芯片，也有不少采用第三方芯片。
结论
相信看到这里，同学们已经对TBT子系统的组成和各个器件型号十分了解了。最后我们来大概看一下集成进CPU中的TBT控制器，而Maple Ridge结构稍有不同，但原理相似：
来源：Intel
这个图稍微清楚一点：
来源：WikiChip
首先是名词解释：
CIO Router：Thunderbolt Converged IO Router
FIA：Flexible IO Adapter
PHY连接到IO Adapter上，再由CIO Router根据协议的不同，转接到DP、USB或者PCIe上，最后连接到Fabric上（实际是PSF），和CPU中其他部分通讯。
PCIe的Retimer将在我们介绍PCIe 6.0后，专文解释它和PCIe Riser的关系。敬请期待。
参考资料
[1]Titan Ridge: https://ark.intel.com/content/www/us/en/ark/products/97401/intel-jhl7440-thunderbolt-3-controller.html
[2]Burnside Bridge JHL8040R: https://ark.intel.com/content/www/us/en/ark/products/186251/intel-jhl8040r-thunderbolt-4-retimer.html
[3] Burnside Bridge JHL8010R: https://ark.intel.com/content/www/us/en/ark/products/186252/intel-jhl8010r-usb-retimer.html
[4] Goshen Ridge: https://ark.intel.com/content/www/us/en/ark/products/189982/intel-jhl8440-thunderbolt-4-controller.html
[5] Maple Ridge: https://ark.intel.com/content/www/us/en/ark/products/193684/intel-jhl8540-thunderbolt-4-controller.html